
Ingénieur Firmware - Fpga H/F OneSide Technologies
Cergy - 95 CDI- Bac +5
- Secteur informatique • ESN
Détail du poste
La mission se déroule dans une entreprise innovante spécialisée dans la conception et la fabrication de systèmes de vision et d'imagerie pour des applications critiques dans les secteurs de la défense, de l'aérospatiale et de l'industrie. Nos produits de haute technologie répondent aux besoins les plus exigeants en termes de performance et de fiabilité.
Nous recrutons un(e) Ingénieur(e) FPGA en charge d'assurer la conception des architectures Firmware et la conception détaillée des modules embarqués de nos caméras vidéo ; traitement numérique vidéo ; interfaçage numérique de transfert des données capteur d'image vers le FPGA et FPGA vers les interfaces de sortie, protocole de communication.
Profil :
Vous etes diplômé(e) d'une école d'ingénieur spécialisée en électronique, vous disposez d'une expérience professionnelle d'au minimum 4 à 7 ans dans la conception de firmware pour FPGA dans le domaine des équipements optroniques.
Vous maitrisez parfaitement les outils VIVADO et la connaissance d'outils de simulations dédiés aux FPGA.
Sous la responsabilité directe de la Direction Technique, et en collaboration avec les différents métiers des équipes de développement (Électronique), vos principales Missions seront :
- Identification d'un modèle FPGA correspondant aux besoins techniques et de coût d'un projet.
- Contribuer avec le responsable Firmware à la spécification des composants complexes
- Contribuer à la rédaction du plan de validation firmware
- Configuration des IOs (positions, alimentations des banques...) et communication avec l'équipe de conception des cartes électroniques
- Conception de modules VHDL complexes, validation en simulation et intégration dans le FPGA
- Instanciation d'un processeur dans le FPGA + mise route du SDK + programmation du code embarqué en C
- Instanciation d'un contrôleur DDR3 ou DDR4
- Instanciation d'IP Third Party (sortie vidéo SDI, HDMI, CXP, GigE, Algorithme...)
- Conception de l'environnement complet de synthèse, rédaction des contraintes de timing en synthèse (internes + externes en fonction des datasheet des composants externes au FPGA avec lesquels il communique),
- Optimisation de l'utilisation des mémoires internes aux FPGA, optimisation de la consommation du FPGA,
analyse de timing après synthèse et correction du VHDL pour fixer les éventuels problèmes de timings)
- Contribuer aux phases de mise au point, et aux essais de qualification
- Contribuer et participer aux revues d'avancement projet
- Assurer un reporting aux responsables
Hellowork a estimé le salaire pour ce métier à Cergy
Le recruteur n'a pas communiqué le salaire de cette offre mais Hellowork vous propose une estimation (fourchette variable selon l'expérience).
Estimation basée sur les données INSEE et les offres d’emploi similaires.
Estimation basse
43 800 € / an 3 650 € / mois 24,07 € / heureSalaire brut estimé
51 200 € / an 4 267 € / mois 28,13 € / heureEstimation haute
63 100 € / an 5 258 € / mois 34,67 € / heureCette information vous semble-t-elle utile ?
Merci pour votre retour !
- Cergy - 95
- CDI
Créez une alerte
Pour être informé rapidement des nouvelles offres, merci de préciser les critères :
Finalisez votre candidature
sur le site du recruteur
Créez votre compte pour postuler
sur le site du recruteur !
sur le site du recruteur
sur le site du recruteur !
Ces offres pourraient aussi
vous intéresser



Recherches similaires
- Emploi Ingénieur
- Emploi Logistique
- Emploi Us
- Emploi Argenteuil
- Emploi L'Isle-Adam
- Emploi Enghien-les-Bains
- Emploi Magny-en-Vexin
- Emploi Saint-Ouen-l'Aumône
- Emploi Goussainville
- Emploi Roissy-en-France
- Emploi Taverny
- Emploi Sarcelles
- Emploi Cariste
- Emploi Préparateur de commande
- Emploi Manutentionnaire
- Emploi Magasinier
- Emploi Agent de quai
- Entreprises Logistique
- Entreprises Ingénieur
- Entreprises Cergy
- Emploi Numérique
- Emploi Charge
- Emploi Aérospatiale
- Emploi C
- Emploi Programmation
- Emploi Cdi Cergy
{{title}}
{{message}}
{{linkLabel}}